CPLD MAX II EPM240

Питание, программирование и тактирование CPLD EPM240T100C5

На схеме показана рабочая часть устройства на базе программируемой логической микросхемы Altera MAX II EPM240T100C5.

Данный узел обеспечивает формирование напряжений 5 В и 3,3 В, подключение программатора по интерфейсу JTAG, питание CPLD и формирование внешнего тактового сигнала.

Схема питания, JTAG и тактирования CPLD EPM240T100C5

1. Входное питание

Внешнее питание платы подаётся через разъём P1. Один вывод разъёма используется для подачи положительного напряжения, второй соединён с общей шиной GND.

Непосредственно на входе установлен электролитический конденсатор C1 470 мкФ.

Он уменьшает пульсации входного напряжения и компенсирует кратковременные изменения тока, возникающие во время работы импульсного преобразователя.

2. Формирование напряжения 5 В на LM2575

Первая ступень питания построена на импульсном понижающем преобразователе LM2575.

В данной схеме его задача — сформировать стабилизированное напряжение 5 В из входного напряжения устройства.

Входное питание  →  LM2575  →  5 В

LM2575 работает в импульсном режиме. Это позволяет понижать входное напряжение с существенно меньшими потерями мощности, чем при использовании обычного линейного стабилизатора.

Дроссель L1

После импульсного выхода LM2575 установлен дроссель L1 330 мкГн.

Он является накопительным элементом понижающего импульсного преобразователя. Энергия периодически накапливается в его магнитном поле, а затем передаётся в нагрузку.

Диод D1

Диод D1 обеспечивает путь протекания тока через дроссель в тот момент, когда внутренний силовой ключ LM2575 закрыт.

Этот диод является обязательным элементом классического понижающего преобразователя.

Конденсаторы C2 и C3

На выходе преобразователя установлены:

  • C2 470 мкФ — основной выходной накопительный и фильтрующий конденсатор;
  • C3 100 нФ — высокочастотный блокировочный конденсатор.

После этой ступени формируется линия питания +5 В.

P1
↓
LM2575
↓
L1 330 мкГн
↓
C2 + C3
↓
+5 В

3. Формирование напряжения 3,3 В

Сформированные LM2575 5 В поступают на следующую ступень питания, построенную на микросхеме TPS75330QPWPRQ1.

Эта микросхема формирует стабилизированное напряжение 3,3 В, которое используется цифровой частью устройства.

LM2575  →  5 В  →  TPS75330  →  3,3 В

На выходе используются:

  • C4 22 мкФ — основной выходной конденсатор;
  • C5 100 нФ — высокочастотная развязка;
  • C6 10 нФ — дополнительная фильтрация высокочастотных помех.

4. Сигнал контроля и разрешения работы

У TPS75330 используется выход RESET.

Он позволяет контролировать состояние сформированного напряжения питания. После того как напряжение 3,3 В достигает нормального рабочего уровня, выход RESET изменяет своё состояние.

В этой цепи установлен резистор R1 10 кОм.

С этого узла формируется сигнал Enable_43_44 generator signal, который далее используется цифровой частью схемы как сигнал разрешения работы.

Таким образом, логика устройства получает разрешение на нормальную работу только после того, как питание 3,3 В сформировано и стабилизировалось.

5. Дополнительная фильтрация питания

После стабилизатора в линии 3,3 В установлен дополнительный фильтрующий элемент L2.

После него находятся:

  • C7 100 нФ;
  • C8 10 нФ.

Эта цепь уменьшает уровень высокочастотных помех перед подачей напряжения непосредственно на CPLD.

6. Питание EPM240T100C5

На схеме присутствуют следующие группы питания CPLD:

  • VCCIO1 — питание первой группы входов-выходов;
  • VCCIO2 — питание второй группы входов-выходов;
  • VCCINT — питание внутренней логики CPLD.

На эти выводы подаётся сформированное на предыдущей ступени напряжение 3,3 В.

Развязывающие конденсаторы

Рядом с выводами питания CPLD установлены керамические конденсаторы C9, C10 и C11 по 100 нФ.

Они обеспечивают локальную высокочастотную развязку питания и компенсируют кратковременные броски тока, которые возникают при переключении внутренней логики CPLD.

7. Земля EPM240

Для микросхемы используются выводы GNDIO и GNDINT.

  • GNDIO — земля цепей ввода-вывода;
  • GNDINT — земля внутренней логики.

Все эти выводы соединяются с общей шиной GND платы.

8. Программирование CPLD через JTAG

Для программирования EPM240 используется стандартный интерфейс JTAG.

Программатор подключается через разъём P2.

Сигнал Назначение
TDI Последовательные данные, передаваемые от программатора в CPLD.
TDO Последовательные данные, передаваемые из CPLD программатору.
TCK Тактовый сигнал интерфейса JTAG.
TMS Сигнал управления состоянием JTAG-контроллера.

В цепях JTAG используются резисторы R2, R3 и R4 номиналом 10 кОм.

Они задают определённое состояние линий при отключённом программаторе и не позволяют входам оставаться в неопределённом состоянии.

На разъём P2 также выведены 3,3 В и GND.

9. Внешний тактовый генератор Y1

Для формирования основного тактового сигнала используется отдельный генератор Y1.

На генератор подаётся питание 3,3 В.

Вывод Назначение
VDD Питание +3,3 В.
GND Общая земля.
Output Выход сформированного тактового сигнала.
STBY Вход управления режимом работы генератора.

По цепи питания генератора установлен керамический конденсатор C12 100 нФ.

Он обеспечивает локальную высокочастотную развязку питания генератора.

С вывода Output тактовый сигнал поступает на цифровую часть схемы и используется CPLD для синхронизации внутренней логики.

10. Последовательность работы всего узла

Внешнее питание P1
↓
LM2575
↓
5 В
↓
TPS75330
↓
3,3 В
↓
L2 + C7 + C8
↓
питание VCCINT и VCCIO EPM240
↓
контроль состояния питания
↓
формирование сигнала разрешения
↓
работа генератора Y1
↓
тактовый сигнал поступает на CPLD
↓
EPM240 выполняет загруженную конфигурацию

11. Назначение данной части схемы

Показанный фрагмент представляет собой законченный базовый узел для работы Altera MAX II EPM240T100C5.

Он выполняет следующие основные функции:

  • преобразует входное питание в стабилизированные 5 В;
  • формирует из 5 В рабочее питание 3,3 В;
  • фильтрует питание цифровой части;
  • обеспечивает локальную развязку питания CPLD;
  • контролирует появление стабильного питания и формирует сигнал разрешения работы;
  • обеспечивает программирование CPLD через интерфейс JTAG;
  • формирует внешний тактовый сигнал для работы цифровой логики.
Данный узел является рабочей частью схемы устройства на базе CPLD MAX II EPM240T100C5 и обеспечивает питание, программирование и тактирование микросхемы.